Если предыдущие варианты реализации ячеек памяти EEPROM получили названия согласно своей физической сути, то имя SST является не чем иным, как аббревиатурой от Silicon Storage Technology. Технология была изобретена в этой компании, и она по праву решила увековечить себя хотя бы в наименовании ячейки.

В сравнении с вышеописанными устройствами SST Cell выглядит более изящно (рис. 4). Как обычно, ячейки объединены вдоль линий слов (страницы) и линий бит (секторы). Ячейки, соединенные управляющими базами, образуют слова, ячейки, соединенные стоками, -- битовые линии. Пару слов (четные и нечетные биты), связанные общим истоком, называют страницей, которая удаляется как единый элемент. Страничная организация частично снимает вопрос перекрестного влияния операций удаления и программирования, ограничивая этот эффект пределами одной страницы.

Процесс удаления заключается в снятии с плавающего затвора отрицательного заряда за счет эффекта туннелирования Фаулера--Нордхейма между управляющей и плавающей базами. Во время удаления к управляющей базе (линия слова) прикладывается высокое напряжение (15 В), в то время как исток и сток ячейки заземляются. За счет выгнутой области у края плавающей базы образуются весьма благоприятные условия для туннелирования. Под воздействием сильного электрического поля электроны, составлявшие отрицательный заряд плавающего затвора, переносятся через тонкий слой диэлектрика-оксида на управляющую базу. В конце концов, на истощенном плавающем затворе формируется положительный заряд. Как видно из схемы ячейки, после выполнения операции удаления при подаче тестового напряжения на управляющий затвор (VREF) и 2 В на сток между стоком и истоком будет протекать ток, поскольку плавающая база создает вспомогательное, положительное поле, дополняющее канал управляющего затвора.

При программировании возникает обратная задача -- необходимо сообщить плавающей базе отрицательный заряд, своим полем преграждающий путь электронам от истока к стоку. Как и обычно, здесь применяется эффект горячих электронов. Сток заземляется, а к истоку прикладывают напряжение 12 В; на управляющий затвор подается напряжение VT, которое открывает часть канала составного транзистора вплоть до области, контролируемой плавающей базой. Высокое напряжение и мощное электрическое поле, возникающее между истоком и стоком, генерируют так называемые горячие тепловые электроны, обладающие высокой энергией, достаточной, чтобы преодолеть барьер 3,2 эВ, создаваемый оксидным изолирующим слоем, и присоединиться к заряду плавающей базы. Процесс останавливается естественным путем, когда емкость плавающей базы исчерпывается.

SST-память является абсолютным лидером по совокупности положительных качеств. Процесс производства ее прост -- 14 масочных слоев против 19 или 21, требуемых для одно - и двухтранзисторных ячеек. Толстый слой окиси (40 нм) снижает вероятность возникновения утечки электронов. Страничная организация уменьшает эффект взаимовлияния при программировании и стирании. Поскольку канал управляется плавающим затвором лишь частично, о такой неприятной вещи, как чрезмерное стирание, можно забыть. Более того, особая форма плавающего затвора снижает требования к напряжению программирования и стирания, а также повышает скорость выполнения данных операций.

И в конце этого небольшого обзора технологий упомянем новые разновидности flash-памяти, одну из которых недавно разработала корпорация Intel -- StrataFlash. За счет технологии multilevel cell (MLC), аналога ML-ROM, она позволяет в каждой ячейке хранить два бита информации. Это достигается тем, что StrataFlash оперирует четырьмя уровнями заряда, кодирующими два бита. Уровень заряда определяет напряжение, которое необходимо приложить к управляющему затвору, чтобы открыть транзистор. Забавно, но в данном случае технология повторяет уже пройденный путь: когда-то в прошлом некоторые автоответчики снабжались flash-памятью, позволявшей при небольшом объеме записывать аудиофрагменты значительной длительности. Магия, достойная Гарри Поттера, на поверку оказалась обыкновенным фокусом: в ячейки записывался аналоговый, т. е., выражаясь модными ныне терминами, многоуровневый сигнал.

Intel первый, но не единственный игрок на рынке MLC. Вслед за корпорацией-первопроходцем технологию начали осваивать STMicroelectronics, SanDisk, Hynix, Samsung, Sharp и Toshiba. Помимо вышеперечисленных компаний, необходимо помнить об альянсе AMD (одного из крупнейших поставщиков flash-памяти) и Fujitsu, который обещает скорое появление альтернативы MLC для чипов NAND-типа (разработками занимается венчурная фирма FASL). Методика называется Mirror Bit и в корне отличается от многоуровневой ячейки Intel. В данном случае речь идет действительно о двух раздельно хранящихся битах. Еще одна мультибитовая технология является плодом усилий компании Saifun -- Nitrided ROM (NROM). Методика позволяет не только хранить по два бита в одной ячейке, но и упрощает процесс изготовления микросхем. В разработке участвуют Infineon и Hynix. Первый анонсированный чип будет иметь емкость 512 Mb.